SHARENG Divulgación

Inicio » PLL

Category Archives: PLL

Simulación de un PLL digital con SIMULINK

En Octubre de 2013 realizábamos un análisis de un PLL digital con un filtro de segundo orden. Llegábamos a las expresiones matemáticas y representábamos en MatLab la forma de la fase estimada. En esta entrada vamos a utilizar la herramienta SIMULINK integrada en MatLab, que nos permite realizar análisis de sistemas mediante bloques definidos dentro del propio simulador.

Representación de un ADPLL en bloques

Si recordamos la entrada de octubre, el diagrama de bloques del PLL digital era

Diagrama de bloques del PLL digital

Diagrama de bloques del PLL digital

donde teníamos un comparador de fase, del que se obtenía la estimación de fase, el filtro de lazo y un VCO. Recordemos también que el filtro de lazo H(z) genérico, para un PLL de segundo orden, era

Función de transferencia del filtro de lazo digital

Función de transferencia del filtro de lazo digital

Tratándose de un filtro PI (proporcional-integrador), ya que la primera constante, α, es simplemente un factor multiplicador mientras que el segundo término es la transformada z de un integrador.

Para simular la respuesta de este diagrama de bloques, vamos a generar una serie de bloques que nos permitan realizar la simulación de la PLL.

Generación de la fase de entrada

Para generar la fase de entrada, lo que vamos a hacer es generar una onda que responda a un periodo concreto T, en el que tendremos n muestras que se hacen con un periodo de muestreo TS. Por tanto, el argumento ΦREF con el que vamos a comparar el argumento del VCO es

Generación del argumento de referencia

Generación del argumento de referencia

Esta señal se convierte en un fasor complejo del tipo

Representación fasorial del argumento de referencia

Representación fasorial del argumento de referencia

y separando las señales en su parte real e imaginaria, tendremos dos señales a comparar:

Argumento de referencia en parte real e imaginaria

Argumento de referencia en parte real e imaginaria

La fase θ(n) será la fase de referencia, la que queremos sintetizar con el ADPLL, mientras el el término discreto nos permite ver la evolución temporal de la fase.

Para realizar esta generación se recurre al siguiente diagrama de bloques en SIMULINK.

Diagrama de bloques SIMULINK del generador de argumento complejo

Diagrama de bloques SIMULINK del generador de argumento complejo

donde tenemos un bloque Clock que genera la base de tiempos discreta. Esa base de tiempos se multiplica por un valor K que corresponde a la pulsación 2π/T y se suma con la fase de referencia, que corresponde con la fase de referencia θ. La salida la multiplicamos por el valor complejo j y hacemos la exponencial de ese producto. Aplicando el bloque Complex to Real-Imag, podemos extraer dos líneas, una con el coseno del argumento y otra con el seno. De este modo podemos generar la fase de entrada.

Generación del VCO

El VCO será un dispositivo que posea la fase estimada de la forma

Argumento del VCO

Argumento del VCO

Para realizar esta operación, tendremos que usar el siguiente diagrama de bloques.

Diagrama de bloques SIMULINK del VCO

Diagrama de bloques SIMULINK del VCO

En este caso, la estimación de fase del VCO se pondrá en función de la ganancia del VCO, Kv·T. A esta estimación de fase se le suma ωT, siendo ω la pulsación 2π/Ts, con Ts el periodo de muestreo de la señal.

El resultado pasa después por un integrador y le aplicamos una función coseno y otra función seno. El bloque ()*, que cambia de signo la línea de seno, convirtiendo la señal en una compleja conjugada, extrae a la salida las ecuaciones descritas para el NCO.

Representación del comparador de fase

El comparador de fase debe proporcionar a la salida la diferencia de fase, que es:

Error de fase

Error de fase

A partir de las ecuaciones generadas para la fase de referencia y para la estimación de fase, tenemos que hacer un multiplicador de números complejos como el que se muestra en el diagrama de bloques

Multiplicador de números complejos

Multiplicador de números complejos

Con el bloque Real-Imag to Complex se convierte AR, AI, BR, BI en sendos números complejos A y B

Transformación de las entradas a número complejo

Transformación de las entradas a número complejo

el resultado es un complejo CP cuyo valor es

Valor complejo de la diferencia de fases

Valor complejo de la diferencia de fases

y podemos ver que la diferencia de fase está en el argumento de la exponencial compleja. Aplicando ahora un bloque que convierte este número en Real-Imag, obtenemos

Diferencia de fase en forma real e imaginaria

Diferencia de fase en forma real e imaginaria

Aplicándole un bloque que convierta Real-Imag en Mag-Angle, como éste

Transformación Real-Imag a Mag-Ang

Transformación Real-Imag a Mag-Ang

obtendremos el error de fase

Error de fase

Error de fase

que es la señal resultado del comparador de fase.

Filtro de lazo

El filtro de lazo utilizado en un ADPLL suele ser un filtro proporcional-integral

Diagrama de bloques de un filtro de lazo digital

Diagrama de bloques de un filtro de lazo digital

La transformada z de este filtro la hemos visto en la introducción. En SIMULINK vamos a poner la dependencia de α, β en función de dos variables externas. El filtro de lazo en SIMULINK es

Diagrama de bloques SIMULINK de un filtro de lazo digital

Diagrama de bloques SIMULINK de un filtro de lazo digital

Donde Kp es α (factor proporcional) y Ki es β (factor integrador). Por un lado, realizamos directamente el producto de Δθ por Kp y lo llevamos a un sumador, mientras que por otro lado hacemos el producto de Δθ por Kp, lo integramos y llevamos al sumador, y con la suma obtenemos el tune (T(n)) del VCO.

La respuesta de este filtro a una señal escalón u(n) es una señal de la forma

Respuesta del filtro de lazo a una señal escalón

Respuesta del filtro de lazo a una señal escalón

que se corresponde con la expresión

Expresión de la respuesta del filtro de lazo a señal escalón

Expresión de la respuesta del filtro de lazo a señal escalón

Estudio completo del transitorio

En SIMULINK se pueden dibujar los bloques y crear un bloque nuevo, de tal modo que tengamos simplificados los mismos. El diagrama de bloques que vamos a simular en SIMULINK es

Diagrama de bloques SIMULINK del ADPLL

Diagrama de bloques SIMULINK del ADPLL

donde PhaseRef será la fase de entrada o referencia. Tomaremos como medidas Phase_error (donde se podrá comprobar la evolución del error de fase) y Loop, donde se podrá comparar la evolución de las señales de VCO y de referencia.

Para los valores Kp y Ki (α y β), tenemos que recordar que se debía cumplir que

Segunda condición de enganche del PLL

Condición de enganche del PLL

Eligiendo α=0.03 y β=0.002, obtenemos que el error de fase, para una fase de entrada de π/3, es

Respuesta el PLL a un cambio de fase en la entrada

Respuesta el PLL a un cambio de fase en la entrada

Como podemos comprobar, cuando se inicia, el error de fase toma un valor muy alto, que se va trasladando como una forma senoidal amortiguada, hasta que se convierte en cero. En ese momento la fase está enganchada. Como se puede comprobar, es la respuesta a un escalón en un filtro de segundo orden con factor de amortiguamiento.

Si ahora representamos Loop, obtendremos

Seguimiento de la fase con respecto a la fase de referencia

Seguimiento de la fase con respecto a la fase de referencia

Donde podremos ver que al principio las fases son muy diferentes, pero que ambas ondas tienden a converger a la misma fase, por lo que hemos igualado la fase a la fase de referencia, lo que significa el enganche de fase.

Si ahora usásemos sólo un filtro proporcional α (β=0), y simulásemos, obtendríamos

Respuesta a un escalón de un ADPLL de primer orden

Respuesta a un escalón de un ADPLL de primer orden

Que es la respuesta a un escalón de un filtro paso bajo de primer orden.

Conclusiones

En esta entrada hemos podido ver el comportamiento de un ADPLL en régimen transitorio mediante el uso de SIMULINK, que nos proporciona una herramienta de simulación potente para poder analizar sistemas en diagrama de bloques. Hemos podido comprobar que lo analizado en la entrada de octubre de 2013 es correcto y hemos podido comprobar su comportamiento transitorio.

Referencias

  1. C. Joubert, J. F. Bercher, G. Baudoin, T. Divel, S. Ramet, P. Level; “Time Behavioral Model for Phase-Domain ADPLL based frequency synthesizer”; Radio and Wireless Symposium, 2006 IEEE, January 2006
  2. S. Mendel, C. Vogel;”A z-domain model and analysis of phase-domain all-digital phase-locked loops”; Proceedings of the IEEE Norchip Conference 2007, November 2007
  3. R. B. Staszewski, P. T. Balsara; “Phase-Domain All-Digital Phase-Locked Loop”; IEEE Transactions on Circuits and Systems II: Express Briefs; vol. 52, no. 3, March 2005

El PLL digital (y II)

Hablábamos en la entrada anterior del ADPLL de primer orden. En esta entrada vamos a analizar el ADPLL de segundo orden, su función de transferencia y su respuesta.

DIAGRAMA DE BLOQUES GENERALIZADO DE UN ADPLL

En la entrada anterior pudimos ver cómo era el diagrama de bloques de un ADPLL. Como en el caso analógico, tenemos un comparador de fase, un filtro de lazo y un VCO, con sus funciones de transferencia en Transformada Z.

Diagrama de bloques del PLL digital

Diagrama de bloques del PLL digital

El filtro de lazo generalizado tiene un diagrama de bloques que es

Diagrama de bloques de un filtro de lazo digital

Diagrama de bloques de un filtro de lazo digital

Por lo que la función de transferencia del ADPLL generalizado es

Función de transferencia de un ADPLL

Función de transferencia de un ADPLL

Y como el término del denominador de la función de transferencia es (z-1) al cuadrado, tenemos un sistema de segundo orden.

Vamos a estudiar la respuesta de este sistema a una señal del tipo escalón, de la forma

Cambio de fase escalón

Cambio de fase escalón

RESPUESTA DE UN ESCALÓN A UN ADPLL DE SEGUNDO ORDEN

En el ADPLL de segundo orden tenemos que la respuesta a un escalón es:

Respuesta a un ADPLL de segundo orden

Respuesta a un ADPLL de segundo orden

Para obtener la estimación de fase, deberemos resolver la inversa de la Transformada Z de esta expresión. Para ello, lo que hacemos es dividir la transformada en suma de transformadas, obteniendo

Transformada de la estimación de fase como suma de dos transformadas

Transformada de la estimación de fase como suma de dos transformadas

Y ahora debemos poner el segundo término como suma de dos términos en z

Segundo término de segundo orden como suma de dos términos de primer orden

Segundo término de segundo orden como suma de dos términos de primer orden

Y resolviendo estos términos, obtenemos que

Resolución de la Transformada en Z de la estimación de fase e inversa

Resolución de la Transformada en Z de la estimación de fase e inversa

Y aquí obtenemos varios resultados a estudiar. Vamos a suponer, primero, que β=0. Sustituyendo en la expresión anterior, obtenemos que la estimación de fase es

Estimación de fase en el dominio temporal discreto para primer orden

Estimación de fase en el dominio temporal discreto para primer orden

que es la estimación de fase obtenida en la entrada anterior.

Vamos a estudiar el caso de que α=0. Los polos p1 y p2 quedan ahora como siguen:

Polos de la función de transferencia

Polos de la función de transferencia

y la estimación de fase queda

Resultado de la estimación de fase

Resultado de la estimación de fase

y podemos ver que se trata de una función que tiende a ser inestable, ya que el término en cuadrado de β tiende a crecer a medida que crece n, ya que el coseno es una función acotada. Por tanto, siempre tiene que haber un término α para que el ADPLL enganche.

De la expresión obtenida para la estimación de fase general, y del estudio de las condiciones particulares, hemos obtenido que α≠0. La siguiente condición que se tiene que dar para que el lazo enganche es que

Segunda condición de enganche del PLL

Segunda condición de enganche del PLL

De este modo obtenemos como resultado que

Estimación de fase del ADPLL de segundo orden bajo condiciones de enganche

Estimación de fase del ADPLL de segundo orden bajo condiciones de enganche

y si representamos esta función en el dominio de n, podremos comprobar que se trata de una función cosenoidal amortiguada.

Estimación de fase en el dominio del tiempo

Estimación de fase en el dominio del tiempo

COMPARATIVA CON EL PLL ANALÓGICO DE SEGUNDO ORDEN

Si comparamos la función de transferencia del ADPLL de segundo orden con la del PLL analógico, podremos sacar la interrelación entre la pulsación natural del lazo ωn, el coeficiente de amortiguamiento ξ y α, β, que son

Equivalente en Laplace de la estimación de fase

Equivalente en Laplace de la estimación de fase

Función de transferencia de una PLL analógico de segundo orden

Función de transferencia de una PLL analógico de segundo orden

e igualando términos obtenemos que

Relación entre los términos del ADPLL y del PLL analógico

Relación entre los términos del ADPLL y del PLL analógico

donde obtenemos una relación directa entre los diferentes términos del ADPLL y el PLL analógico.

CONCLUSIÓN

En esta entrada hemos ampliado el estudio del ADPLL al segundo orden y hemos podido comprobar las condiciones que se deben dar para que se produzca enganche, así como la interrelación entre el ADPLL digital y su equivalente en analógico

Con esta entrada finalizamos el estudio del lazo de enganche de fase en ambas tecnologías, analógica y digital. El lazo de enganche de fase es uno de los sistemas de realimentación más utilizados en Telecomunicaciones, tanto para generar señales muy estables como para demodular señales o comparar fases, y conocer su metodología ayuda enormemente al diseño de este tipo de dispositivos.

Referencias

  1. C. Joubert, J. F. Bercher, G. Baudoin, T. Divel, S. Ramet, P. Level; “Time Behavioral Model for Phase-Domain ADPLL based frequency synthesizer”; Radio and Wireless Symposium, 2006 IEEE, January 2006
  2. S. Mendel, C. Vogel;”A z-domain model and analysis of phase-domain all-digital phase-locked loops”; Proceedings of the IEEE Norchip Conference 2007, November 2007
  3. R. B. Staszewski, P. T. Balsara; “Phase-Domain All-Digital Phase-Locked Loop”; IEEE Transactions on Circuits and Systems II: Express Briefs; vol. 52, no. 3, March 2005

 

 

 

 

EL PLL Digital (I)

En las entradas anteriores se analizaron las PLL analógicas y su comportamiento. En los sistemas digitales, del mismo modo que en los analógicos, podemos tener también lazos de enganche de fase digitales, en los que comparamos una fase, muestreada de forma discreta, y  le aplicamos una realimentación usando un comparador de fase digital y un VCO digital. En forma de diagrama de bloques, la forma más representativa de un PLL digital o ADPLL (All Digital Phase Locked Loop) es el que aparece en la figura, donde tenemos un VCO digital que genera una fase, que es comparada con la fase de entrada a través del comparador de fase (comparador en diferencia). Un filtro de lazo H(z) completa la realimentación, del mismo modo que ocurría en los PLL analógicos.

Un PLL analógico tiene combinaciones de circuitos analógicos y digitales. Sin embargo un ADPLL es un sistema donde todos los mecanismos que intervienen en la generación de la fase son digitales. Por eso el nombre de ADPLL.

La herramienta matemática para analizar un ADPLL, así como en analógico era la transformada de Laplace, es la transformada z, un mecanismo matemático que desplaza las señales discretas del espacio temporal no lineal a otro dominio donde las relaciones son lineales. Además, hay una relación directa entre la trasformada de Laplace y la transformada z, ya que la variable z es

Relación entre la variable discreta z y la variable de Laplace s

Relación entre la variable discreta z y la variable de Laplace s

siendo s la variable independiente de Laplace y T el periodo de muestreo utilizado.

En realidad, el comparador de fase digital es bastante más complejo que lo que muestra nuestro diagrama de bloques. Sin embargo, para estimaciones de fase muy pequeñas podemos poner el comparador de fase como la diferencia entre la fase de entrada y la estimación de fase. En otra entrada analizaremos el comparador de fase digital con más profundidad.

Funcionamiento de un ADPLL

A la vista del diagrama, podemos ver que hay tres bloques principales:

  • Comparador de fase: es un dispositivo que da como resultado la diferencia entre la fase de entrada y la estimación de fase generada por un VCO. En realidad, el comparador de fase es algo más complejo, pero para valores pequeños de la diferencia de fase de entrada y la fase generada por el VCO podemos aproximar el error de fase a dicha diferencia.
  • Filtro de lazo: es un filtro digital que puede tener componentes de primer o segundo orden, transformando el lazo en un ADPLL de primer o orden, en función de su función de transferencia H(z). La función de transferencia estándar en el dominio de z de un filtro de lazo digital es
Diagrama de bloques de un filtro de lazo digital

Diagrama de bloques de un filtro de lazo digital

Función de transferencia del filtro de lazo digital

Función de transferencia del filtro de lazo digital

  • VCO digital: es un dispositivo digital que genera una fase en función de un nivel de entrada, siendo ambos discretos en el tiempo. En el dominio de Laplace, corresponde con un integrador, y su función de transferencia en el dominio de z es
Función de transferencia del VCO

Función de transferencia del VCO

donde Kv es la ganancia del VCO (similar al analógico) y T es el periodo de muestreo utilizado.

Por tanto, volviendo a recuperar nuestro diagrama de bloques

Diagrama de bloques del PLL digital

Diagrama de bloques del PLL digital

podremos calcular la función de transferencia que relaciona la estimación de fase y la fase de entrada.

Función de transferencia de un ADPLL

Función de transferencia de un ADPLL

Podemos comparar esta función de transferencia con la función de transferencia de un PLL analógico, que es

Función de transferencia de una PLL analógico de segundo orden

Función de transferencia de un PLL analógico de segundo orden

y veremos que se trata de un ADPLL de segundo orden.

ADPLL de primer orden

En esta primera entrada dedicada al ADPLL vamos a analizar el sistema de primer orden. Podemos ver, a partir de la función de transferencia obtenida, que si β=0, ésta se reduce a la expresión

Función de transferencia de un ADPLL de primer orden

Función de transferencia de un ADPLL de primer orden

y tendremos un ADPLL de primer orden. Vamos a ver ahora lo que ocurre cuando la fase de entrada cambia bruscamente, cuando introducimos una señal escalón

Cambio de fase escalón

Cambio de fase escalón

donde u[n] es una función de pulsos unidad discretos, en el dominio temporal n (muestras de fase). La forma de la función es

Forma de onda de la señal escalón

Forma de onda de la señal escalón

y su transformada z es

Trasformada z de la fase de entrada

Trasformada z de la fase de entrada

Al sustituir esta expresión en la función de transferencia, obtenemos que la estimación de fase es

Transformada z de la estimación de fase

Transformada z de la estimación de fase

Para resolver la transformada inversa de la estimación de fase, factorizaremos esta expresión, obteniendo el siguiente resultado

Estimación de fase del ADPLL factorizada

Estimación de fase del ADPLL factorizada

Y sabiendo que

Relación entre la transformada z de una señal escalón y la señal

Relación entre la transformada z de una señal escalón y la señal

obtenemos como resultado la expresión

Estimación de fase en el dominio temporal discreto

Estimación de fase en el dominio temporal discreto

y esta es una señal que, cuando n=0, vale 0, creciendo lentamente a medida que n sube, siempre que la diferencia 1–α<1. Si esa diferencia es mayor que la unidad, el ADPLL nunca engancharía. Esta es la condición para que el ADPLL tenga enganche.

Por tanto, si elegimos un α=0,5, obtendremos que la estimación de fase es una curva de la forma

Curva de la estimación de fase en el dominio del tiempo discreto

Curva de la estimación de fase en el dominio del tiempo discreto

Por tanto, cuando n→∞, si el ADPLL está diseñado correctamente, la estimación de fase debería seguir a la fase de entrada (condición de enganche).

La respuesta es similar a la del PLL analógico de primer orden, en el que la función de transferencia sería de la forma

Función de transferencia de un PLL de primer orden en el dominio de Laplace

Función de transferencia de un PLL de primer orden en el dominio de Laplace

Para pasar del dominio de z al dominio de Laplace, hay que tener en cuenta la expresión

variable z

Si elegimos un periodo de muestreo T tal que s·T<<1, podemos desarrollar esa expresión en un polinomio de la forma

Relación entre z y s para sT<<1

Relación entre z y s para sT<<1

y despreciando los términos superiores a 2, obtendremos que

relación de la variable z con s 2

y si sustituimos en la función de transferencia en z, podemos ver que

Estimación de fase en el dominio de Laplace

Estimación de fase en el dominio de Laplace

Y como α es adimensional, el término α/T tiene unidades de pulsación. Esa pulsación determinará el tiempo de enganche del ADPLL, para obtener a la salida una estimación de fase que siga a la de la entrada.

Conclusión

En esta entrada hemos analizado el lazo de seguimiento de fase digital, y nos hemos centrado en analizar el caso del lazo de primer orden de un ADPLL lineal . Hemos observado las analogías existentes entre un PLL analógico y un ADPLL y cómo se pueden interrelacionar, así como la respuesta a una señal escalón del un ADPLL de primer orden.

En la siguiente entrada analizaremos el ADPLL de segundo orden y sus múltiples respuestas en función de los parámetros elegidos para realizar el filtro de lazo.

Referencias

  1. C. Joubert, J. F. Bercher, G. Baudoin, T. Divel, S. Ramet, P. Level; “Time Behavioral Model for Phase-Domain ADPLL based frequency synthesizer”; Radio and Wireless Symposium, 2006 IEEE, January 2006
  2. S. Mendel, C. Vogel;”A z-domain model and analysis of phase-domain all-digital phase-locked loops”; Proceedings of the IEEE Norchip Conference 2007, November 2007
  3. R. B. Staszewski, P. T. Balsara; “Phase-Domain All-Digital Phase-Locked Loop”; IEEE Transactions on Circuits and Systems II: Express Briefs; vol. 52, no. 3, March 2005

El PLL analógico y su simulación (y IV)

En esta entrada vamos a analizar el PLL como herramienta para la demodulación de señales analógicas moduladas en argumento, ya que es una de las maneras de transmitir información a través del espacio libre usando transmisión paso banda, a frecuencias más altas. Vamos a usar la modulación FM, porque es la más utilizada como transmisión en telecomunicaciones.

Para entender el principio de funcionamiento del PLL como demodulador de señales FM, vamos a hacer una breve introducción al principio de la modulación en argumento.

MODULACIÓN EN ARGUMENTO: PRINCIPIOS BÁSICOS

Denominamos modulación en argumento a una modulación paso banda en el que la información a transmitir, que denominamos banda base, viaja contenida en el argumento de la señal transmisora. A esta señal transmisora la denominaremos señal modulada, mientras que la señal en banda base la denominaremos señal moduladora. Así pues, si la señal banda base a transmitir es una señal x(t), transmitida sobre una señal cuya pulsación es ωo, la señal resultante será

Señal modulada con su moduladora en argumento

Señal modulada con su moduladora en argumento

El argumento de la señal que estamos transmitiendo, entonces, es

Argumento de la señal modulada

Argumento de la señal modulada

Si la modulación es en fase (modulación PM), la señal viaja en argumento y tendremos que

Argumento en una señal modulada en fase

Argumento en una señal modulada en fase

donde mPM es el índice de modulación para la señal modulada en PM. En el caso de que la modulación viaje en la frecuencia (modulación FM), calculamos la pulsación instantánea calculando la derivada respecto al tiempo del argumento de la señal:

Frecuencia instantánea en una señal modulada en FM

Pulsación instantánea en una señal modulada en FM

donde mFM es el índice de modulación para la señal modulada en FM. De esta expresión tenemos que

Señal moduladora que viaja en el argumento de la modulada

Señal moduladora que viaja en el argumento de la modulada

por lo que tendremos que

Argumento que introduce la señal moduladora

Argumento que introduce la señal moduladora

Por tanto, nuestra señal FM será

Señal modulada en FM

Señal modulada en FM

La ventaja de la modulación FM sobre la modulación en amplitud es notoria, ya que al viajar la información en el argumento, es muy inmune al ruido térmico y a la distorsión, aunque no es inmune a la interferencia ni al ruido de fase de los osciladores. Con la interferencia la señal puede verse mezclada con la señal indeseada (lo veremos al analizar la PLL como demodulador) y con el ruido de fase, se introduce ruido sobre la señal banda base que reduce la calidad de la misma.

ANÁLISIS DE UN PLL COMO DEMODULADOR DE FM

El diagrama de bloques de un PLL como demodulador de FM es

Diagrama de bloques de un PLL como demodulador de FM

Diagrama de bloques de un PLL como demodulador de FM

La señal de FM entra en el PLL a través de comparador de fase, y es comparada con un VCO de la misma frecuencia que la señal modulada. A la salida del filtro de lazo se obtiene la señal original x(t). Si analizamos

Argumento de la señal FM en el dominio del tiempo

Argumento de la señal FM en el dominio del tiempo

en el dominio de Laplace tenemos que:

Argumento de la señal modulada en el dominio de Laplace

Argumento de la señal modulada en el dominio de Laplace

El primer término corresponde a la transformada de ωo·t, mientras que el segundo corresponde a la integración de x(t).

El VCO proporciona un argumento ωo·t, por lo que

Relación entre el argumento del VCO y la señal de sintonía

Relación entre el argumento del VCO y la señal de sintonía

Siendo Ξphase(s) la señal de sintonía que ataca al VCO. Además, si la función de transferencia del PLL es H(s), podremos poner

Relación entre el argumento del VCO y el argumento de entrada

Relación entre el argumento del VCO y el argumento de entrada

y de aquí obtenemos que

Relación entre la tensión de sintonía del VCO y la señal de entrada

Relación entre la tensión de sintonía del VCO y la señal de entrada

En las entradas anteriores habíamos obtenido que la función de transferencia H(s) es un filtro paso bajo, generalmente de primer o segundo orden, por lo que eligiendo la pulsación natural del lazo de un valor mayor a la anchura de banda de la señal X(s), podemos obtener que:

Términos de la señal de sintonía útil

Términos de la señal de sintonía útil

Vamos a ver ambos términos. El primero es la transformada de Laplace de un escalón unitario

Transformada inversa del primer término

Transformada inversa del primer término

y como KV es la respuesta del VCO a una tensión de control, nos da como resultado una componente DC que corresponde a la tensión que sintetiza fo.

Hay que recordar que KV no es estrictamente lineal, sino que es función de la frecuencia (KV(f)). No obstante, si el índice de modulación no es muy elevado y hay poca excursión frecuencial , podemos considerar en el entorno de f0 a KV como una constante. Esto afectaría al segundo término, que es la propia señal X(s) multiplicada por un valor que tiene en el denominador a KV. Si KV depende de la frecuencia, la transformada inversa es bastante más compleja. Pero al ser aproximado KV por una constante, sólo aparece X(s) como función de la variable s=j·ω , por lo que podemos obtener el valor de la señal. En resumen, tendremos que la transformada inversa es

Señal de sintonía útil para el VCO.

Señal de sintonía útil para el VCO.

y eliminando la componente de DC mediante un condensador de desacoplo, obtendremos que

Señal demodulada

Señal demodulada

Por tanto, con el PLL podremos demodular una señal modulada en FM a través de su salida del filtro de lazo.

Como podemos ver a lo largo de la explicación, la influencia de una señal interferente se puede sumar al argumento demodulado y montarse sobre la señal deseada, aplicando superposición, ya que el PLL encuentra dos frecuencias similares y no es capaz de discernir cuál de ellas es la útil.

También podemos ver que si hay un ruido de argumento θn(t), tendremos que

Señal útil con ruido de argumento

Señal útil con ruido de argumento

por lo que el ruido de fase quedaría filtrado por el H(s) salvo en las frecuencias correspondientes a X(s), ruido que llamaremos ΘnBW(s). Aplicando la transformada inversa, obtendremos que

Señal de sintonía con el ruido de argumento

Señal de sintonía con el ruido de argumento

La influencia de este ruido, en analógico no suele ser muy grande, pero en digital puede provocar “jitter” en los flancos de subida y bajada de la señal demodulada, que habría que tratar mejorando el ruido de fase de los osciladores.

DISEÑO DE UN PLL PARA DEMODULAR UNA SEÑAL FM

Vamos a suponer un PLL que tenga los siguientes parámetros:

  • Kd=1 V/rad
  • KV= 10 KHz/V

y usamos una señal moduladora cosenoidal

Señal moduladora

Señal moduladora

con fmod=5 KHz. La señal modulada tiene una frecuencia fo=100 MHz, por lo que la señal FM será

Señal de entrada al demodulador

Señal de entrada al demodulador

Nuestro filtro de lazo va a ser un filtro del tipo

Función de transferencia del filtro de lazo

Función de transferencia del filtro de lazo

La función de transferencia H(s) es:

Función de transferencia del PLL

Función de transferencia del PLL

De aquí obtendremos que

Relación de la función de transferencia H(s) con las constantes de tiempo

Relación de la función de transferencia H(s) con las constantes de tiempo

y además, tendremos que

Función de transferencia de una realimentación de segundo orden

Función de transferencia de una realimentación de segundo orden

por lo que

Primera constante de tiempo

Primera constante de tiempo

Segunda constante de tiempo

Segunda constante de tiempo

Como tenemos que filtrar por encima de 5 KHz, podemos elegir una frecuencia natural de lazo de 10KHz, y un amortiguamiento de 0,707. Entonces las constantes de tiempo del filtro de lazo son:

Cálculo de las constantes de tiempo

Cálculo de las constantes de tiempo

Eligiendo filtro del tipo

Filtro de lazo de primer orden

Filtro de lazo de primer orden

tendremos que

Relación de las constantes de tiempo con los valores de los componentes

Relación de las constantes de tiempo con los valores de los componentes

Y si R2=10KΩ, tendremos que

Cálculo de los componentes del filtro de lazo

Cálculo de los componentes del filtro de lazo

SIMULACIÓN DE UN PLL COMO DEMODULADOR DE FM

En algunos simuladores podemos usar bloques para estudiar el comportamiento como demodulador de FM de un PLL. Sin embargo, no todos los simuladores contienen en sus librerías estos bloques.

Sí se puede hacer un estudio, sin embargo, de la función de transferencia en el punto de sintonía del PLL, que marcaremos como x(t). El diagrama de bloques de nuestro PLL será, entonces

PLL para calcular la respuesta en frecuencia del filtro anterior

PLL para calcular la respuesta en frecuencia del filtro anterior

La transformada de ξ(t) la llamábamos Ξ(s), y el argumento yFM(t) tiene una transformada YFM(s). La función de transferencia a estudiar es

Función de transferencia para la tensión de sintonía

Función de transferencia para la tensión de sintonía

donde H(s) es la función de transferencia del PLL en lazo cerrado. Por tanto, la función de transferencia es

Función de transferencia final

Función de transferencia final

Estudiando los límites, tendremos que

Estudio de los límites de la función de transferencia

Estudio de los límites de la función de transferencia

Por tanto, podemos concluir que se trata de un filtro paso alto que sube con una pendiente de 20dB/dec hasta la pulsación natural del lazo ωn, y a partir de ahí se mantiene constante.

Un filtro paso alto hace una función de derivación, por lo que podemos aproximar por

Aproximación de la tensión de sintonía

Aproximación de la tensión de sintonía

Trazando el Bode de esta función, podemos comprobar la pendiente de nuestra función de transferencia y estudiar el comportamiento paso alto.

Y si estudiamos el comportamiento de esta función de transferencia, vemos que se comporta como un filtro paso alto donde la señal útil se encuentra entre DC y 5KHz, y en la parte plana tenemos 3dB, que es la relación entre el tiempoτ2 y τ1.

Bode de la función de transferencia para la tensión de sintonía

Bode de la función de transferencia para la tensión de sintonía

Por encima de los 100KHz el filtro vuelve a caer debido al comportamiento paso bajo del amplificador operacional.

En la zona de la pulsación natural podemos ver que existe cierta distorsión debido al cambio de pendiente de la función de transferencia. Es por eso que es recomendable siempre buscar una pulsación natural de lazo cuya frecuencia sea una octava de la máxima frecuencia de la señal útil, para reducir esta distorsión.

CONCLUSIONES

En esta entrada hemos analizado el comportamiento de un PLL como demodulador de señal en FM, y cómo se puede analizar la función de transferencia entre la señal de FM y la señal demodulada. Con esta entrada, finalizamos en capítulo de las PLL analógicas y sus posibilidades de simulación usando simuladores convencionales.

La siguiente entrada tratará de las PLL digitales, su estudio y comparación con las PLL analógicas y cómo se pueden sintetizar las mismas.

REFERENCIAS

  1. Benjamin C. Kuo.; “Automatic Control Systems”; 2nd ed.; Englewood Cliffs, NJ; Prentice Hall; 1975
  2. F.M Gardner; “Phase Locked Loop Techniques”; 2nd ed.; New York; Wiley; 1979
  3. Varsha Prasad & Dr Chirag Sharma; “A Review of Phase Locked Loop”; International Journal of Emerging Technology and Advanced Engineering; vol. 2, no.6, pp.98-104; June 2012.
  4. F. M. Gardner; “Charge-Pump Phase-Lock Loops”; IEEE Transactions on Communications; vol. 28, no. 11, pp. 1849-1858; Nov 1980.
  5. Marc Tiebout; “Low-Power Low-Phase-Noise Differentially Tuned Quadrature VCO Design in Standard CMOS”; IEEE Journal of solid-state circuits; vol. 36, no. 7; July 2001
  6. Kim Beomsup, T.C. Weigandt, P.R. Gray; “PLL/DLL system noise analysis for low jitter clock synthesizer design”; IEEE International Symposium on Circuits and Systems; vol. 4, pp. 31-34; Jun. 1994
  7. Dai Liang, R. Harjani; “Design of low-phase-noise CMOS ring oscillators”; IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing; vol. 49, no.5, pp. 328-338; May 2002
  8. “Phase locked loop fundamentals”; Mini-Circuits; VCO Application Notes

El PLL analógico y su simulación (III)

Seguimos con este monográfico dedicado al lazo de seguimiento de fase o PLL. En esta entrada vamos a analizar el comportamiento transitorio del PLL, cuando se produce un arranque en el mismo. De este modo, podremos analizar cómo se comporta en función del factor de amortiguamiento ξ y de la pulsación natural del lazo ωn. Además, mostraremos una forma sencilla de medir estos parámetros con un osciloscopio.

ANÁLISIS EN EL DOMINIO TEMPORAL

En el momento inicial del arranque, tanto la frecuencia de referencia fr como la frecuencia del VCO fVCO son nulas. En el momento del arranque, t0, la frecuencia de referencia pasa de ser nula al valor elegido, en forma de señal escalón:

Señal escalón de la frecuencia de referencia

Señal escalón de la frecuencia de referencia

cuya transformada de Laplace es

Transformada de Laplace de la función escalón

Transformada de Laplace de la función escalón

Si elegimos t0=0, la transformada de Laplace pasa a ser

Transformada en el origen de la señal escalón

Transformada en el origen de la señal escalón

La función de transferencia H(s) del PLL es de la forma

Función de transferencia del PLL

Función de transferencia del PLL

por lo que la respuesta del VCO será

Respuesta de salida del VCO

Respuesta de salida del VCO

La respuesta de la función de transferencia es un filtro paso bajo y la de la frecuencia de referencia un integrador. Además, en la PLL analizada el filtro paso bajo es un filtro de segundo orden cuya función de transferencia se puede poner de la forma

Función de transferencia de la PLL de segundo orden

Función de transferencia de la PLL de segundo orden

La respuesta impulsiva a este tipo de función de transferencia (la respuesta impulsiva es la respuesta a una señal tipo escalón) se obtiene de la transformada inversa de esta función. Para ello analizamos los polos de la misma, que son

Polos de la función de transferencia H(s)

Polos de la función de transferencia H(s)

por lo que la función de transferencia H(s) se escribe como

H(s) en función de sus polos

H(s) en función de sus polos

y si ahora separamos la fracción en dos fracciones independientes

H(s) en dos fracciones independientes

H(s) en dos fracciones independientes

sacamos que A=B=ωn2

Y la transformada inversa, cuando le aplicamos un escalón, es

Respuesta de salida en el dominio del tiempo

Respuesta de salida en el dominio del tiempo

Por tanto, obtenemos una función periódica (cosenoidal) amortiguada. Vamos a analizar qué es lo que ocurre cuando ξ=0. La función toma el valor

Respuesta para amortiguamiento nulo

Respuesta para amortiguamiento nulo

y por tanto la señal se mantiene oscilando. Cuando 0<ξ<1, la señal mantiene una respuesta cosenoidal, pero que se va amortiguando en el tiempo. Y cuando ξ=1, la señal toma el valor

Respuesta para amortiguamiento 1

Respuesta para amortiguamiento 1

y se convierte en una señal que va creciendo de forma exponencial. A medida que subimos ξ=1, retardamos más la señal. Las diferentes formas de onda que vamos a ver son

Diferentes respuestas de la señal en función del amortiguamiento

Diferentes respuestas de la señal en función del amortiguamiento

Por tanto, para que nuestro PLL tenga enganche y no oscile hace falta que 0<ξ<1.

ESTUDIO EN EL SIMULADOR DE LA PLL

Volvemos a analizar el diagrama de bloques que teníamos en las dos entradas anteriores, pero en este caso vamos a analizar el dominio temporal

Diagrama de bloques del PLL

Diagrama de bloques del PLL

Vamos a introducir una señal de entrada que corresponde a una señal escalón del tipo

Señal de referencia para el PLL

Señal de referencia para el PLL

La subida es una rampa lineal entre 1 y 1,1ms. La forma de onda que tenemos a la entrada es, entonces

Respuesta temporal de la señal de entrada

Respuesta temporal de la señal de entrada

y la respuesta de salida obtenida tras pasar por el PLL es

Respuesta de salida (VCO) para el PLL calculado

Respuesta de salida (VCO) para el PLL calculado

donde podemos ver que la respuesta es cosenoidal y amortiguada, ya que hemos introducido un factor de amortiguamiento ξ=0,707. Cuando después de un tiempo la señal se estabiliza, la salida pasa a ser 850MHz, que es la frecuencia a la que habíamos diseñado el PLL.

Si disminuimos este factor de amortiguamiento, podremos ver que la función coseno va haciéndose más pronunciada:

Respuesta de salida para un amortiguamiento cercano a cero

Respuesta de salida para un amortiguamiento  cercano a cero

FORMA DE MEDIR EN EL OSCILOSCOPIO EL ENGANCHE DE FASE DE UN PLL

Si queremos medir el enganche de fase de un PLL y evaluar la respuesta de éste, podemos hacerlo usando un osciloscopio. En este caso, la tensión correspondiente a 850MHz es de 7,5V, por lo que basta con colocar la sonda del osciloscopio justo en el nudo de control del VCO, y colocar la tensión de disparo del osciloscopio en modo de subida, a unos 8,5V, y con el modo de disparo en NORMAL, podremos capturar la traza del arranque

Traza obtenida en el osciloscopio, para medir la señal en el VCO

Traza obtenida en el osciloscopio, para medir la señal en el VCO

Y teniendo la señal de ataque al VCO, podremos comprobar el factor de amortiguamiento ξ y la pulsación natural del lazo ωn, midiendo las crestas y el tiempo entre crestas de la señal capturada.

CONCLUSIÓN

En esta entrada hemos podido comprobar la viabilidad de un simulador para analizar el comportamiento temporal de un PLL y comprobar la influencia del factor de amortiguamiento en el enganche de la frecuencia de un VCO. En la siguiente entrega comprobaremos cómo se puede usar un PLL para demodular una señal FM.

REFERENCIAS

  1. Benjamin C. Kuo.; “Automatic Control Systems”; 2nd ed.; Englewood Cliffs, NJ; Prentice Hall; 1975
  2. F.M Gardner; “Phase Locked Loop Techniques”; 2nd ed.; New York; Wiley; 1979
  3. Varsha Prasad & Dr Chirag Sharma; “A Review of Phase Locked Loop”; International Journal of Emerging Technology and Advanced Engineering; vol. 2, no.6, pp.98-104; June 2012.
  4. F. M. Gardner; “Charge-Pump Phase-Lock Loops”; IEEE Transactions on Communications; vol. 28, no. 11, pp. 1849-1858; Nov 1980.
  5. Marc Tiebout; “Low-Power Low-Phase-Noise Differentially Tuned Quadrature VCO Design in Standard CMOS”; IEEE Journal of solid-state circuits; vol. 36, no. 7; July 2001
  6. Kim Beomsup, T.C. Weigandt, P.R. Gray; “PLL/DLL system noise analysis for low jitter clock synthesizer design”; IEEE International Symposium on Circuits and Systems; vol. 4, pp. 31-34; Jun. 1994
  7. Dai Liang, R. Harjani; “Design of low-phase-noise CMOS ring oscillators”; IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing; vol. 49, no.5, pp. 328-338; May 2002
  8. “Phase locked loop fundamentals”; Mini-Circuits; VCO Application Notes

El PLL analógico y su simulación (II)

Habíamos analizado en la entrada del mes pasado la forma de estudiar la estabilidad de un PLL analógico en términos de margenes de ganancia y de fase, para poder analizar y optimizar el lazo lo mejor posible y conseguir un enganche sin problemas.

En esta entrada vamos a analizar la simulación del modelo de ruido de un PLL, para analizar cuáles son los parámetros más críticos a la hora de obtener un oscilador con un buen ruido de fase, hoy en día muy necesario para usarlo en telecomunicaciones digitales.

EL RUIDO DE FASE

No es el objetivo de esta entrada profundizar en los efectos del ruido de fase, pero sí es conveniente para el profano conocer qué es lo que provoca la existencia de ese ruido. Por tanto, vamos a estudiar cómo se genera y lo que normalmente provoca.

Un oscilador convencional oscila en una frecuencia en función del circuito resonante utilizado. La estabilidad de la frecuencia de salida depende, entonces, del factor de calidad usado en el circuito resonante. Contra mayor es el Q del circuito, mejor será la estabilidad de la frecuencia de salida.

Sin embargo, a la estabilidad del oscilador hay que añadir un parámetro que está afectando cada vez más a los sistemas de comunicaciones. Este parámetro es el ruido de fase.

El ruido de fase se define como la variación aleatoria de la fase instantánea de una señal periódica respecto a la señal ideal. Es, por tanto, un ruido que viaja en el argumento de la señal y no en la amplitud, como puede ocurrir con el ruido térmico. Sin embargo, puede afectar muy negativamente en las señales si éste no se controla, del mismo modo que pasa con el ruido térmico.

Se suele representar como una densidad espectral de potencia de ruido distribuida en las bandas laterales de la frecuencia de la señal, y se mide en dBc/Hz.

Representación de la densidad espectral del ruido de fase

Representación de la densidad espectral del ruido de fase

El ruido de fase se puede calcular mediante el modelo de Leeson a través de la expresión

Expresión del modelo de Leeson para el ruido de fase

Expresión del modelo de Leeson para el ruido de fase

donde

  • Po es la amplitud de la señal de salida del oscilador
  • k.T0 es la amplitud del ruido térmico (T0 temperatura de ruido, k constante de Boltzmann)
  • f0 la frecuencia del oscilador
  • Q el factor de calidad del circuito resonante y
  • f la frecuencia de offset en el que se mide la densidad de potencia de ruido

El ruido de fase provoca fluctuaciones en los flancos de subida y bajada de las señales digitales, que afectan a la correcta interpretación del dato enviado. A esta fluctuación se le suele denominar “jitter” y es uno de los inconvenientes que se pueden encontrar en las comunicaciones digitales.

Fluctuación o "jitter" provocado en los flancos de una señal digital

Fluctuación o “jitter” provocado en los flancos de una señal digital

En los sistemas analógicos, el ruido de fase influía, sobre todo, en las modulaciones de tipo angular, ya que la información viaja en el argumento. Si tenemos una señal portadora sinusoidal y(t) de pulsación ω, y le añadimos un ruido de fase Δθn, la señal real será

Señales con ruido de argumento o fase: sinusoidal, modulada en FM y modulada en PM

Señales con ruido de argumento o fase: sinusoidal, modulada en FM y modulada en PM

Por lo que podemos observar, el ruido de fase es un ruido que se puede sumar a la señal original y provocar una incorrecta recepción del sistema demodulador. Sin embargo, estos sistemas son más inmunes al ruido térmico puesto que la información no viaja en la amplitud.

En los sistemas digitales en transmisión pasobanda, la información digital se asocia a un símbolo, que es una representación espacial en fase y cuadratura y que tiene una amplitud y una fase, por lo que el ruido térmico (ruido de amplitud) tiene influencia, pero al haber también fase asociada el ruido de fase también afecta a la señal recibida

Señal digital con ruido de amplitud (canal) y fase (portadora)

Señal digital con ruido de amplitud (canal) y fase (portadora)

Y de aquí obtendremos que el símbolo tiene añadido en su amplitud y fase ruido que es tanto de amplitud y fase

Amplitud y fase de los símbolos recibidos con el ruido añadido

Amplitud y fase de los símbolos recibidos con el ruido añadido

Si estos símbolos los representamos en una constelación (como por ejemplo una QPSK), la señal recibida será

Símbolos de la señal QPSK recibida, junto con el ruido de amplitud y de fase.

Símbolos de la señal QPSK recibida, junto con el ruido de amplitud y de fase

Por tanto, si no se controlan los niveles de ambos ruidos (amplitud y fase), la información digital recibida podría no ser demodulada. Este fenómeno se estudia a partir del B.E.R. (bit error rate), que es un factor que mide la probabilidad de error en la recepción de bits en función del tipo de modulación digital que se utilice (QPSK o QAM).

SÍNTESIS DE OSCILADORES CON PLL

Como hemos dicho en la entrada anterior, la mayoría de los osciladores usados en frecuencias que son moduladas para transmitir la señal en forma pasobanda se realizan con VCO’s. Y como los VCO’s no suelen ser osciladores estables, se suele recurrir al PLL para realizar la síntesis.

En la entrada anterior estudiamos el diagrama de bloques del PLL y cómo se puede estudiar su estabilidad. Ahora vamos a estudiar el comportamiento cuando se añade ruido al sistema.

Para ello representamos el modelo de ruido del PLL, que es

Diagrama de bloques para analizar el ruido de una PLL

Diagrama de bloques para analizar el ruido de una PLL

donde tenemos que Δθr es el ruido de fase que introduce la referencia, Δθk es el ruido que introduce el detector de fase, Δθn es el ruido que aparece justo en la entrada del VCO, Δθmin es el ruido que introduce el divisor y Δθvco es el ruido de fase que tiene el propio oscilador a sintetizar.

Vamos a analizar por partes, aplicando superposición, cada una de las contribuciones de ruido, comenzando por el ruido de la frecuencia de referencia Δθr, al que hay que añadir el ruido que sale del divisor ÷N, Δθmin. La contribución al ruido de salida Δθout de ambas componentes de ruido es

Contribución al ruido de salida de la referencia y del divisor por N

Contribución al ruido de salida de la referencia y del divisor por N

Analizando la función de transferencia

Función de transferencia para el ruido de referencia

Función de transferencia para el ruido de referencia

y sabiendo que F(s) es un filtro pasobajo, la función resultante coincide con la función de transferencia H(s) del PLL, se puede concluir la función de transferencia se comporta como un paso bajo para el ruido de referencia. Además, podemos comprobar que el ruido en la zona de paso de la función de transferencia queda multiplicada por N, que es la relación de división. Por tanto, un factor N bajo reduce el ruido introducido por la referencia.

En una PLL, una vez elegida la pulsación natural del lazo ωn, que es la frecuencia de corte de la función de transferencia pasobajo H(s), el ruido por debajo de esa pulsación natural del lazo es debido al ruido de la referencia, multiplicada por N. La contribución del ruido del divisor Δθmin se puede reducir si el sintetizador utilizado se le alimenta con una buena tensión de continua Vdd, muy bien filtrada para que no se reduzca al máximo el piso de ruido que genera el propio componente. Así, podemos decir que Δθmin≈0.

El comparador, como también es un dispositivo electrónico y por lo general está integrado en el propio sintetizador, también genera un piso de ruido Δθk. La contribución al ruido de salida del ruido generado por el comparador es:

Contribución al ruido del comparador de fase

Contribución al ruido del comparador de fase

En este caso, el comportamiento del comparador también es un paso bajo, pero en este caso está dividido por la ganancia del comparador de fase. Del mismo modo que Δθmin, Δθk está generado por el propio sintetizador y puede minimizarse realizando un buen filtrado de las alimentaciones del sintetizador, y usando una tensión Vdd muy limpia. Si se cumplen estas condiciones, podemos considerar también que Δθk≈0.

Por último, vamos a ver cómo contribuyen a la salida el ruido de fase propio del VCO, Δθvco, y el ruido presente justo a la entrada del VCO, Δθn. Analizando el sistema, podemos poner que la contribución al ruido de Δθvco y Δθn es

Contribución al ruido del VCO y del ruido presente en el nodo de control

Contribución al ruido del VCO y del ruido presente en el nodo de control

Y analizando la función de transferencia de esta contribución de ruido, podemos ver que hay un cero en el origen, que hace que el comportamiento de esa función de transferencia sea el de un filtro pasoalto

Función de transferencia para el ruido del VCO y del nodo de control

Función de transferencia para el ruido del VCO y del nodo de control

Al ser un filtro pasoalto, su frecuencia de corte será la pulsación natural del lazo ωn, lo que viene a indicar que la PLL filtra el ruido del oscilador VCO hasta la pulsación natural del lazo ωn, y que por encima, el ruido de fase del VCO es el que predomina en el ruido de salida.

En este caso, Δθn también es un piso de ruido que se puede minimizar usando técnicas de filtrado eficientes. Además, el propio VCO lo filtra, por lo que en la mayoría de los casos, podemos considerar que Δθn≈0.

La contribución a la potencia ruido es la suma de las tres componentes por separado, y despreciando el ruido del divisor, del comparador y del nodo de entrada del VCO, podemos escribir que

Contribución total al ruido

Contribución total al ruido

por lo que tenemos que en la PLL, cuya función de transferencia H(s) es un filtro pasobajo con una pulsación natural ωn, la contribución al ruido por debajo de esa frecuencia es debida al ruido de fase de la frecuencia de referencia (por lo general un oscilador a cristal de cuarzo), multiplicado por el factor de división N usado en el VCO, mientras que a frecuencias superiores a la pulsación natural del lazo ωn, el ruido de salida es el ruido del oscilador local.

Por tanto, el ruido de fase de un oscilador sintetizado con una PLL será siempre un compromiso entre la pulsación de referencia utilizada, que es la que proporciona el salto frecuencial del VCO, y la pulsación ωn del pasobajo que forma la PLL. Debido a que en la PLL está presente la frecuencia de referencia ωr, a medida que ωn se acerca a ésta, aparecen frecuencias espurias en el VCO a una distancia de la señal deseada que vale fr. Se filtra el ruido, pero aparecen espurias en la señal de salida. Sin embargo, si se quieren hacer saltos muy bajos, el factor N será muy alto, por lo que el ruido de la referencia será cada vez mayor.

Por lo general, en la mayoría de los sintetizadores el factor N es entero, por lo que suele tomar valores muy elevados. Hoy en día, sin embargo, se están comercializando sintetizadores con divisores N fracionales, de tal modo que se puede elegir una frecuencia de referencia muy alta y hacer el salto gracias a que N es un número fraccionario, consiguiendo ruidos de fase muy buenos. Sin embargo, la mayoría de los sintetizadores comerciales siguen siendo de divisores por N enteros, por lo que hay que seguir vigilando el ruido.

Hay que destacar que ωn muy bajas hacen que el lazo sea de enganche lento, mientras que cuando son muy altas, suele ser de enganche muy rápido. Ambas versiones presentan ventajas e inconvenientes, que hay que analizar a la hora de conseguir una PLL óptima. Las diferencias fundamentales son:

  • Una ωn baja (PLL lenta) introduce más ruido de fase, pero es más inmune fenómenos de desenganche provocados por la vibración.
  • Una ωn alta (PLL rápida) reduce mucho el ruido de fase, pero puede introducir frecuencias espurias y puede tener mayor tendencia a oscilar, aparte de que es muy sensible al microfonismo o acoplamiento por vibración.

Lo normal es elegir una ωn que sea 10 veces inferior a ωr (pulsación de referencia) para el diseño de cualquier PLL.

SIMULACIÓN DE LAS FUNCIONES DE TRANSFERENCIA DEL RUIDO

Del mismo modo que hemos simulado en la entrada anterior los márgenes de amplitud y de fase, es posible simular también el comportamiento del ruido de referencia y el ruido del VCO. Para ello usamos los mismos datos que en el caso anterior

  • Frecuencia del VCO fo : 850 MHz
  • Ganancia del VCO Ko : 20 MHz/volt
  • Frecuencia de referencia fr : 25 KHz
  • Relación de división N: 34000
  • Ganancia del comparador de fase : 1 mA/rad
  • Frecuencia natural del lazo : 3 KHz

Y el diagrama de bloques, en este caso ya en lazo cerrado, será

Diagrama de bloques en lazo cerrado del PLL

Diagrama de bloques en lazo cerrado del PLL

donde la función de transferencia es la ya conocida

Función de transferencia para el ruido de referencia

Función de transferencia en lazo cerrado

siendo su respuesta una curva de la forma

Función de transferencia H(s). Contribución al ruido de la frecuencia de referencia

Función de transferencia H(s). Contribución al ruido de la frecuencia de referencia

En la función de transferencia se puede apreciar el pico del amortiguamiento ξ, ya que para un PLL de segundo orden genérico, la función de transferencia H(s)

Forma genérica de la función de transferencia de la PLL de segundo orden

Forma genérica de la función de transferencia de la PLL de segundo orden

con ξ el factor de amortiguamiento y ωn la pulsación natural del lazo.

Para comprobar el funcionamiento pasoalto del lazo, simplemente tenemos que tomar la diferencia entre fr y el valor que toma en el nodo VCO, para comprobar que la función de transferencia es

Función de transferencia para el ruido del VCO y del nodo de control

Función de transferencia para el ruido del VCO

Por tanto, simulando tomando como variables de salida la diferencia de tensión entre los nodos conectados REF y VCO en el comparador de fase, obtendremos una curva

Función de transferencia de la contribución del ruido del VCO a la frecuencia de salida

Función de transferencia de la contribución del ruido del VCO a la frecuencia de salida

El factor ξ se provoca, a frecuencias cercanas a ωn un pico de amortiguamiento. Hay que optimizar el filtro de lazo para que ese pico de amortiguamiento sea más bajo lo más bajo posible, evitando que el PLL oscile.

Como se puede ver en la gráfica, el ruido del VCO por debajo de la pulsación ωn queda filtrado, por lo que podemos ver que sólo contribuye el ruido de la frecuencia de referencia. Por encima, el paso alto tiene un valor de ganancia 0dB, por lo que el PLL deja pasar el ruido de fase del VCO.

Si combinamos ambas respuestas, correctamente escaladas, obtenemos

Composición de ambas respuestas en frecuencia

Composición de ambas respuestas en frecuencia

Se puede observar que la ganancia en pasobajo de la función de transferencia que contribuye al ruido de la frecuencia de referencia es de 90,63dB (20.log (34000)), mientras que e la ganancia en pasoalto de la otra función de transferencia es 0dB, por lo que el ruido del VCO queda igual. En la zona donde coinciden ambas, correspondiente a la pulsación ωn, ambos ruidos se suman.

CONCLUSIÓN

En esta entrada hemos podido comprobar un método para estudiar el comportamiento de un PLL con respecto al ruido de fase del VCO y comprobado que el modelo propuesto es válido para optimizar el ruido de fase de cualquier oscilador sintetizado. En la siguiente entrada estudiaremos la síntesis usando un oscilador VCO de ruido de fase conocido, junto con un XO con ruido de fase conocido, y comprobaremos que ambas componentes espectrales se suman siguiendo el modelo propuesto.

REFERENCIAS

  1. F.M Gardner; “Phase Locked Loop Techniques”; 2nd ed.; New York; Wiley; 1979
  2. Varsha Prasad & Dr Chirag Sharma; “A Review of Phase Locked Loop”; International Journal of Emerging Technology and Advanced Engineering; vol. 2, no.6, pp.98-104; June 2012.
  3. F. M. Gardner; “Charge-Pump Phase-Lock Loops”; IEEE Transactions on Communications; vol. 28, no. 11, pp. 1849-1858; Nov 1980.
  4. Marc Tiebout; “Low-Power Low-Phase-Noise Differentially Tuned Quadrature VCO Design in Standard CMOS”; IEEE Journal of solid-state circuits; vol. 36, no. 7; July 2001
  5. Kim Beomsup, T.C. Weigandt, P.R. Gray; “PLL/DLL system noise analysis for low jitter clock synthesizer design”; IEEE International Symposium on Circuits and Systems; vol. 4, pp. 31-34; Jun. 1994
  6. Dai Liang, R. Harjani; “Design of low-phase-noise CMOS ring oscillators”; IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing; vol. 49, no.5, pp. 328-338; May 2002
  7. “Phase locked loop fundamentals”; Mini-Circuits; VCO Application Notes

El PLL analógico y su simulación (I)

EL LAZO DE SEGUIMIENTO DE FASE (PLL)

Una de las formas más sencillas de generar una frecuencia estable en un oscilador variable con la tensión (VCO) a partir de una frecuencia muy estable procedente de un oscilador a cristal (XO), es el uso de una realimentación denominada lazo de seguimiento de fase o PLL (Phase Locked Loop). De este modo, podemos usar un oscilador de cuarzo, que generalmente trabaja a frecuencia fija y nunca más allá de los 100MHz, para sintetizar una gama de frecuencias muy extensa en el espectro electromagnético.

Básicamente consiste en una comparación de la frecuencia generada con una frecuencia de referencia estable (XO) y la generada por el oscilador controlado por tensión (VCO), mediante un comparador de fase. La salida del  ese comparador de fase se pasa a través de un filtro pasobajo F(s), que integra la señal del comparador y la introduce en el VCO, que tiene una ganancia Kque relaciona la frecuencia de salida con la tensión aplicada. Un VCO es capaz de generar muchas frecuencias en función de KO, pero ni es estable con la temperatura, ni con la carga, ni con las variaciones de tensión en el nudo de control del oscilador.

Su diagrama de bloques es el siguiente

Diagrama de bloques de un PLL

Diagrama de bloques de un PLL

donde la fase de entrada (φref) se compara mediante una resta con la fase de salida (φout) después de haber pasado por un divisor entero ÷N, y se multiplica por un factor de proporcionalidad KD. La señal de salida de KD, pasa a través del filtro pasobajo F(s), que ataca al integrador formado por el VCO, con ganancia KO.

FUNCIÓN DE TRANSFERENCIA DEL PLL

El diagrama de bloques que tenemos representado en el apartado anterior muestra una función de transferencia en el dominio de Laplace que es

Función de transferencia del PLL

Función de transferencia del PLL

Por tanto la función de transferencia H(s) tiene una característica de filtro pasobajo. Dependiendo del valor de F(s), tendremos un PLL de primer orden (cuando F(s)=cte) o de segundo orden (cuando F(s) sea un integrador).

En un lazo de segundo orden, la función de transferencia toma la forma genérica de

Forma genérica de la función de transferencia de la PLL de segundo orden

Forma genérica de la función de transferencia de la PLL de segundo orden

A ωn le denominaremos pulsación natural del lazoy a ξ factor de amortiguamiento del lazo.

ESTABILIDAD DE LA PLL

Al ser la PLL un lazo cerrado, es conveniente estudiar el denominador de la función de transferencia H(s), ya que cuando éste se anula, la PLL se vuelve inestable y la fase de salida nunca llegará a ser la fase de entrada. Tenemos entonces que estudiar lo que pasa cuando el denominador de H(s) es nulo

Ganancia en lazo abierto

Obtención de la ganancia en lazo abierto

donde

Ganancia en lazo abierto

Ganancia en lazo abierto

es la ganancia en lazo abierto

De la primera expresión sacamos que

Criterio de estabilidad de la PLL

Criterio de estabilidad de la PLL a través de la ganancia en lazo abierto

que denominamos criterio de estabilidad de la PLL. Nos indica que si se cumplen en la ganancia en lazo abierto ambas condiciones (en magnitud y fase), la PLL no llegará nunca a un enganchar la fase de salida con la de entrada.

MÁRGENES DE AMPLITUD Y FASE

Estudiando la ganancia en lazo abierto, podemos comprobar cuáles son los márgenes de ganancia y márgenes de fase, para garantizar la estabilidad del bucle. Estos conceptos se definen como :

  1. Margen de fase : diferencia entre la fase a ganancia unidad (o a 0 dB) y π rad.
  2. Margen de ganancia : ganancia cuando la fase vuelve a ser π rad, a frecuencias superiores al margen de fase.

Por tanto, al diseñar una PLL es necesario conocer cuáles son los márgenes de ganancia y de fase para garantizar la estabilidad de la misma.

SIMULACIÓN DE LOS MÁRGENES DE AMPLITUD Y FASE

Usamos PSPICE para simular la ganancia en lazo abierto, aunque cualquier simulador de circuitos con análisis de AC nos sirve. Para ello consideramos que tenemos los siguientes datos del PLL:

  • Frecuencia del VCO fo : 850 MHz
  • Ganancia del VCO Ko : 20 MHz/volt
  • Frecuencia de referencia fr : 25 KHz
  • Relación de división N: 34000
  • Ganancia del comparador de fase : 1 mA/rad
  • Frecuencia natural del lazo : 3 KHz

El comparador de fase Kd se puede simular mediante una fuente de corriente controlada por tensión VCCS, de la forma

Comparador de fase como una fuente de corriente controlada por tensión (VCCS)

Comparador de fase como una fuente de corriente controlada por tensión (VCCS)

donde en el nodo + se introduce la fase de referencia y en el nodo la fase de salida, después de haber pasado por el divisor.

El filtro que vamos a usar es un filtro RC que tiene dos polos y un cero, calculado a partir de la pulsación natural del lazo ωn y del factor de amortiguamiento ξ, y es

Filtro de lazo F(s)

Filtro de lazo F(s)

Por último, el VCO se representa mediante un integrador

Integrador

Integrador

El integrador se puede representar en circuito mediante el equivalente

Circuito equivalente del integrador Ko

Circuito equivalente del integrador Ko

donde la fuente de corriente vale 1A/V y la de tensión 1V/V, mientras que el condensador vale

Relación del condensador con la ganancia del VCO

Relación del condensador con la ganancia del VCO

Por último, el divisor por N se puede poner como un “buffer” de ganancia 1/N.

Entonces, el circuito a simular nos quedará

Diagrama de bloques del PLL en lazo abierto

Diagrama de bloques del PLL en lazo abierto

Y simulando en alterna con PSPICE entre 10Hz y 1MHz, y representando la magnitud y la fase de OUT frente a la frecuencia obtendremos

Ganancia del lazo abierto. Los marcadores indican el margen de ganancia

Ganancia del lazo abierto. Los marcadores indican el margen de ganancia

Fase en lazo abierto. Los marcadores indican el margen de fase

Fase en lazo abierto. Los marcadores indican el margen de fase

que son los resultados de la simulación en alterna. De aquí podemos ver que

  1. La ganancia es 0dB en ≈1kHz, siendo la fase, en esa frecuencia, de 144deg.
  2. La fase vuelve a valer 180deg en f=5,3KHz, valiendo la ganancia en esa frecuencia -22dB.

Por lo tanto, tenemos un margen de ganancia de 22dB y un margen de fase de 36deg, que garantiza que el lazo sea estable.

CONCLUSIÓN

Hemos visto en esta entrada la posibilidad de simular con un simulador de circuitos convencional, conociendo los datos de una PLL los criterios de estabilidad (márgenes de ganancia y de fase) que intervienen en ella. Este mismo circuito nos servirá para estudiar, también, el comportamiento frente al ruido de fase de los osciladores y cómo filtra la PLL el ruido de fase del VCO, estudio que veremos en la próxima entrada.

REFERENCIAS

  1. Benjamin C. Kuo.; “Automatic Control Systems”; 2nd ed.; Englewood Cliffs, NJ; Prentice Hall; 1975
  2. F.M Gardner; “Phase Locked Loop Techniques”; 2nd ed.; New York; Wiley; 1979
  3. Varsha Prasad & Dr Chirag Sharma; “A Review of Phase Locked Loop”; International Journal of Emerging Technology and Advanced Engineering; vol. 2, no.6, pp.98-104; June 2012.
  4. F. M. Gardner; “Charge-Pump Phase-Lock Loops”; IEEE Transactions on Communications; vol. 28, no. 11, pp. 1849-1858; Nov 1980.
  5. “Phase locked loop fundamentals”; VCO Designer’s Handbook; MiniCircuits Corporation; 1996