SHARENG Divulgación

Inicio » 2013 » agosto

Monthly Archives: agosto 2013

EL PLL Digital (I)

En las entradas anteriores se analizaron las PLL analógicas y su comportamiento. En los sistemas digitales, del mismo modo que en los analógicos, podemos tener también lazos de enganche de fase digitales, en los que comparamos una fase, muestreada de forma discreta, y  le aplicamos una realimentación usando un comparador de fase digital y un VCO digital. En forma de diagrama de bloques, la forma más representativa de un PLL digital o ADPLL (All Digital Phase Locked Loop) es el que aparece en la figura, donde tenemos un VCO digital que genera una fase, que es comparada con la fase de entrada a través del comparador de fase (comparador en diferencia). Un filtro de lazo H(z) completa la realimentación, del mismo modo que ocurría en los PLL analógicos.

Un PLL analógico tiene combinaciones de circuitos analógicos y digitales. Sin embargo un ADPLL es un sistema donde todos los mecanismos que intervienen en la generación de la fase son digitales. Por eso el nombre de ADPLL.

La herramienta matemática para analizar un ADPLL, así como en analógico era la transformada de Laplace, es la transformada z, un mecanismo matemático que desplaza las señales discretas del espacio temporal no lineal a otro dominio donde las relaciones son lineales. Además, hay una relación directa entre la trasformada de Laplace y la transformada z, ya que la variable z es

Relación entre la variable discreta z y la variable de Laplace s

Relación entre la variable discreta z y la variable de Laplace s

siendo s la variable independiente de Laplace y T el periodo de muestreo utilizado.

En realidad, el comparador de fase digital es bastante más complejo que lo que muestra nuestro diagrama de bloques. Sin embargo, para estimaciones de fase muy pequeñas podemos poner el comparador de fase como la diferencia entre la fase de entrada y la estimación de fase. En otra entrada analizaremos el comparador de fase digital con más profundidad.

Funcionamiento de un ADPLL

A la vista del diagrama, podemos ver que hay tres bloques principales:

  • Comparador de fase: es un dispositivo que da como resultado la diferencia entre la fase de entrada y la estimación de fase generada por un VCO. En realidad, el comparador de fase es algo más complejo, pero para valores pequeños de la diferencia de fase de entrada y la fase generada por el VCO podemos aproximar el error de fase a dicha diferencia.
  • Filtro de lazo: es un filtro digital que puede tener componentes de primer o segundo orden, transformando el lazo en un ADPLL de primer o orden, en función de su función de transferencia H(z). La función de transferencia estándar en el dominio de z de un filtro de lazo digital es
Diagrama de bloques de un filtro de lazo digital

Diagrama de bloques de un filtro de lazo digital

Función de transferencia del filtro de lazo digital

Función de transferencia del filtro de lazo digital

  • VCO digital: es un dispositivo digital que genera una fase en función de un nivel de entrada, siendo ambos discretos en el tiempo. En el dominio de Laplace, corresponde con un integrador, y su función de transferencia en el dominio de z es
Función de transferencia del VCO

Función de transferencia del VCO

donde Kv es la ganancia del VCO (similar al analógico) y T es el periodo de muestreo utilizado.

Por tanto, volviendo a recuperar nuestro diagrama de bloques

Diagrama de bloques del PLL digital

Diagrama de bloques del PLL digital

podremos calcular la función de transferencia que relaciona la estimación de fase y la fase de entrada.

Función de transferencia de un ADPLL

Función de transferencia de un ADPLL

Podemos comparar esta función de transferencia con la función de transferencia de un PLL analógico, que es

Función de transferencia de una PLL analógico de segundo orden

Función de transferencia de un PLL analógico de segundo orden

y veremos que se trata de un ADPLL de segundo orden.

ADPLL de primer orden

En esta primera entrada dedicada al ADPLL vamos a analizar el sistema de primer orden. Podemos ver, a partir de la función de transferencia obtenida, que si β=0, ésta se reduce a la expresión

Función de transferencia de un ADPLL de primer orden

Función de transferencia de un ADPLL de primer orden

y tendremos un ADPLL de primer orden. Vamos a ver ahora lo que ocurre cuando la fase de entrada cambia bruscamente, cuando introducimos una señal escalón

Cambio de fase escalón

Cambio de fase escalón

donde u[n] es una función de pulsos unidad discretos, en el dominio temporal n (muestras de fase). La forma de la función es

Forma de onda de la señal escalón

Forma de onda de la señal escalón

y su transformada z es

Trasformada z de la fase de entrada

Trasformada z de la fase de entrada

Al sustituir esta expresión en la función de transferencia, obtenemos que la estimación de fase es

Transformada z de la estimación de fase

Transformada z de la estimación de fase

Para resolver la transformada inversa de la estimación de fase, factorizaremos esta expresión, obteniendo el siguiente resultado

Estimación de fase del ADPLL factorizada

Estimación de fase del ADPLL factorizada

Y sabiendo que

Relación entre la transformada z de una señal escalón y la señal

Relación entre la transformada z de una señal escalón y la señal

obtenemos como resultado la expresión

Estimación de fase en el dominio temporal discreto

Estimación de fase en el dominio temporal discreto

y esta es una señal que, cuando n=0, vale 0, creciendo lentamente a medida que n sube, siempre que la diferencia 1–α<1. Si esa diferencia es mayor que la unidad, el ADPLL nunca engancharía. Esta es la condición para que el ADPLL tenga enganche.

Por tanto, si elegimos un α=0,5, obtendremos que la estimación de fase es una curva de la forma

Curva de la estimación de fase en el dominio del tiempo discreto

Curva de la estimación de fase en el dominio del tiempo discreto

Por tanto, cuando n→∞, si el ADPLL está diseñado correctamente, la estimación de fase debería seguir a la fase de entrada (condición de enganche).

La respuesta es similar a la del PLL analógico de primer orden, en el que la función de transferencia sería de la forma

Función de transferencia de un PLL de primer orden en el dominio de Laplace

Función de transferencia de un PLL de primer orden en el dominio de Laplace

Para pasar del dominio de z al dominio de Laplace, hay que tener en cuenta la expresión

variable z

Si elegimos un periodo de muestreo T tal que s·T<<1, podemos desarrollar esa expresión en un polinomio de la forma

Relación entre z y s para sT<<1

Relación entre z y s para sT<<1

y despreciando los términos superiores a 2, obtendremos que

relación de la variable z con s 2

y si sustituimos en la función de transferencia en z, podemos ver que

Estimación de fase en el dominio de Laplace

Estimación de fase en el dominio de Laplace

Y como α es adimensional, el término α/T tiene unidades de pulsación. Esa pulsación determinará el tiempo de enganche del ADPLL, para obtener a la salida una estimación de fase que siga a la de la entrada.

Conclusión

En esta entrada hemos analizado el lazo de seguimiento de fase digital, y nos hemos centrado en analizar el caso del lazo de primer orden de un ADPLL lineal . Hemos observado las analogías existentes entre un PLL analógico y un ADPLL y cómo se pueden interrelacionar, así como la respuesta a una señal escalón del un ADPLL de primer orden.

En la siguiente entrada analizaremos el ADPLL de segundo orden y sus múltiples respuestas en función de los parámetros elegidos para realizar el filtro de lazo.

Referencias

  1. C. Joubert, J. F. Bercher, G. Baudoin, T. Divel, S. Ramet, P. Level; “Time Behavioral Model for Phase-Domain ADPLL based frequency synthesizer”; Radio and Wireless Symposium, 2006 IEEE, January 2006
  2. S. Mendel, C. Vogel;”A z-domain model and analysis of phase-domain all-digital phase-locked loops”; Proceedings of the IEEE Norchip Conference 2007, November 2007
  3. R. B. Staszewski, P. T. Balsara; “Phase-Domain All-Digital Phase-Locked Loop”; IEEE Transactions on Circuits and Systems II: Express Briefs; vol. 52, no. 3, March 2005