SHARENG Divulgación

Inicio » Análisis » El PLL analógico y su simulación (III)

El PLL analógico y su simulación (III)

Seguimos con este monográfico dedicado al lazo de seguimiento de fase o PLL. En esta entrada vamos a analizar el comportamiento transitorio del PLL, cuando se produce un arranque en el mismo. De este modo, podremos analizar cómo se comporta en función del factor de amortiguamiento ξ y de la pulsación natural del lazo ωn. Además, mostraremos una forma sencilla de medir estos parámetros con un osciloscopio.

ANÁLISIS EN EL DOMINIO TEMPORAL

En el momento inicial del arranque, tanto la frecuencia de referencia fr como la frecuencia del VCO fVCO son nulas. En el momento del arranque, t0, la frecuencia de referencia pasa de ser nula al valor elegido, en forma de señal escalón:

Señal escalón de la frecuencia de referencia

Señal escalón de la frecuencia de referencia

cuya transformada de Laplace es

Transformada de Laplace de la función escalón

Transformada de Laplace de la función escalón

Si elegimos t0=0, la transformada de Laplace pasa a ser

Transformada en el origen de la señal escalón

Transformada en el origen de la señal escalón

La función de transferencia H(s) del PLL es de la forma

Función de transferencia del PLL

Función de transferencia del PLL

por lo que la respuesta del VCO será

Respuesta de salida del VCO

Respuesta de salida del VCO

La respuesta de la función de transferencia es un filtro paso bajo y la de la frecuencia de referencia un integrador. Además, en la PLL analizada el filtro paso bajo es un filtro de segundo orden cuya función de transferencia se puede poner de la forma

Función de transferencia de la PLL de segundo orden

Función de transferencia de la PLL de segundo orden

La respuesta impulsiva a este tipo de función de transferencia (la respuesta impulsiva es la respuesta a una señal tipo escalón) se obtiene de la transformada inversa de esta función. Para ello analizamos los polos de la misma, que son

Polos de la función de transferencia H(s)

Polos de la función de transferencia H(s)

por lo que la función de transferencia H(s) se escribe como

H(s) en función de sus polos

H(s) en función de sus polos

y si ahora separamos la fracción en dos fracciones independientes

H(s) en dos fracciones independientes

H(s) en dos fracciones independientes

sacamos que A=B=ωn2

Y la transformada inversa, cuando le aplicamos un escalón, es

Respuesta de salida en el dominio del tiempo

Respuesta de salida en el dominio del tiempo

Por tanto, obtenemos una función periódica (cosenoidal) amortiguada. Vamos a analizar qué es lo que ocurre cuando ξ=0. La función toma el valor

Respuesta para amortiguamiento nulo

Respuesta para amortiguamiento nulo

y por tanto la señal se mantiene oscilando. Cuando 0<ξ<1, la señal mantiene una respuesta cosenoidal, pero que se va amortiguando en el tiempo. Y cuando ξ=1, la señal toma el valor

Respuesta para amortiguamiento 1

Respuesta para amortiguamiento 1

y se convierte en una señal que va creciendo de forma exponencial. A medida que subimos ξ=1, retardamos más la señal. Las diferentes formas de onda que vamos a ver son

Diferentes respuestas de la señal en función del amortiguamiento

Diferentes respuestas de la señal en función del amortiguamiento

Por tanto, para que nuestro PLL tenga enganche y no oscile hace falta que 0<ξ<1.

ESTUDIO EN EL SIMULADOR DE LA PLL

Volvemos a analizar el diagrama de bloques que teníamos en las dos entradas anteriores, pero en este caso vamos a analizar el dominio temporal

Diagrama de bloques del PLL

Diagrama de bloques del PLL

Vamos a introducir una señal de entrada que corresponde a una señal escalón del tipo

Señal de referencia para el PLL

Señal de referencia para el PLL

La subida es una rampa lineal entre 1 y 1,1ms. La forma de onda que tenemos a la entrada es, entonces

Respuesta temporal de la señal de entrada

Respuesta temporal de la señal de entrada

y la respuesta de salida obtenida tras pasar por el PLL es

Respuesta de salida (VCO) para el PLL calculado

Respuesta de salida (VCO) para el PLL calculado

donde podemos ver que la respuesta es cosenoidal y amortiguada, ya que hemos introducido un factor de amortiguamiento ξ=0,707. Cuando después de un tiempo la señal se estabiliza, la salida pasa a ser 850MHz, que es la frecuencia a la que habíamos diseñado el PLL.

Si disminuimos este factor de amortiguamiento, podremos ver que la función coseno va haciéndose más pronunciada:

Respuesta de salida para un amortiguamiento cercano a cero

Respuesta de salida para un amortiguamiento  cercano a cero

FORMA DE MEDIR EN EL OSCILOSCOPIO EL ENGANCHE DE FASE DE UN PLL

Si queremos medir el enganche de fase de un PLL y evaluar la respuesta de éste, podemos hacerlo usando un osciloscopio. En este caso, la tensión correspondiente a 850MHz es de 7,5V, por lo que basta con colocar la sonda del osciloscopio justo en el nudo de control del VCO, y colocar la tensión de disparo del osciloscopio en modo de subida, a unos 8,5V, y con el modo de disparo en NORMAL, podremos capturar la traza del arranque

Traza obtenida en el osciloscopio, para medir la señal en el VCO

Traza obtenida en el osciloscopio, para medir la señal en el VCO

Y teniendo la señal de ataque al VCO, podremos comprobar el factor de amortiguamiento ξ y la pulsación natural del lazo ωn, midiendo las crestas y el tiempo entre crestas de la señal capturada.

CONCLUSIÓN

En esta entrada hemos podido comprobar la viabilidad de un simulador para analizar el comportamiento temporal de un PLL y comprobar la influencia del factor de amortiguamiento en el enganche de la frecuencia de un VCO. En la siguiente entrega comprobaremos cómo se puede usar un PLL para demodular una señal FM.

REFERENCIAS

  1. Benjamin C. Kuo.; “Automatic Control Systems”; 2nd ed.; Englewood Cliffs, NJ; Prentice Hall; 1975
  2. F.M Gardner; “Phase Locked Loop Techniques”; 2nd ed.; New York; Wiley; 1979
  3. Varsha Prasad & Dr Chirag Sharma; “A Review of Phase Locked Loop”; International Journal of Emerging Technology and Advanced Engineering; vol. 2, no.6, pp.98-104; June 2012.
  4. F. M. Gardner; “Charge-Pump Phase-Lock Loops”; IEEE Transactions on Communications; vol. 28, no. 11, pp. 1849-1858; Nov 1980.
  5. Marc Tiebout; “Low-Power Low-Phase-Noise Differentially Tuned Quadrature VCO Design in Standard CMOS”; IEEE Journal of solid-state circuits; vol. 36, no. 7; July 2001
  6. Kim Beomsup, T.C. Weigandt, P.R. Gray; “PLL/DLL system noise analysis for low jitter clock synthesizer design”; IEEE International Symposium on Circuits and Systems; vol. 4, pp. 31-34; Jun. 1994
  7. Dai Liang, R. Harjani; “Design of low-phase-noise CMOS ring oscillators”; IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing; vol. 49, no.5, pp. 328-338; May 2002
  8. “Phase locked loop fundamentals”; Mini-Circuits; VCO Application Notes
Anuncios

Responder

Introduce tus datos o haz clic en un icono para iniciar sesión:

Logo de WordPress.com

Estás comentando usando tu cuenta de WordPress.com. Cerrar sesión / Cambiar )

Imagen de Twitter

Estás comentando usando tu cuenta de Twitter. Cerrar sesión / Cambiar )

Foto de Facebook

Estás comentando usando tu cuenta de Facebook. Cerrar sesión / Cambiar )

Google+ photo

Estás comentando usando tu cuenta de Google+. Cerrar sesión / Cambiar )

Conectando a %s

A %d blogueros les gusta esto: